Edición de «GIO»

{{Ficha de hardware|ancho en bits=32 o 64 bits|velocidad de transferencia=Hasta 320 MB/s|frecuencia=25, 33 y 40 [[MHz]]|tipo de bus=Paralelo}}
'''GIO''' es un estándar de [[Bus (informática)|bus de computadora]] desarrollado por [[Silicon Graphics|SGI]] y utilizado en una variedad de sus productos en la década de 1990 como su principal sistema de expansión. El concepto de GIO era similar al de los estándares de la competencia, como [[NuBus]] o (más adelante) [[Peripheral Component Interconnect|PCI]], pero tuvo poco uso fuera de SGI, y, como resultado, limitó severamente los dispositivos disponibles en su plataforma. La mayoría de los dispositivos que utilizan GIO eran tarjetas gráficas propias de SGI, aunque una serie de tarjetas que admitían acceso a datos de alta velocidad, como [[Canal de fibra|Fibre Channel]] y [[Interfaz de datos distribuida por fibra|FDDI]], estaban disponibles a través de terceros. Las máquinas SGI posteriores utilizan el bus [[XIO]], que se presenta como una [[Red de computadoras|red informática]] en lugar de un bus. 

== Descripción ==
Como la mayoría de los buses de la época, GIO era un bus [[Multiplexación|multiplexado]] de datos y direcciones de 32{{esd}}bits que normalmente tenía una [[Multiplexación|frecuencia]] de 25 o 33{{esd}}MHz. Esto significa que el bus utiliza la misma ruta para direccionamiento y datos, por lo que normalmente requiere tres ciclos para transferir un solo valor de 32{{esd}}bits; un ciclo para enviar la dirección, el siguiente para enviar los datos y luego otro para leerlos o escribirlos. Esto limitó el bus a un rendimiento máximo de aproximadamente 16{{esd}}MB/s a 33{{esd}}MHz para este tipo de pequeñas transferencias. Sin embargo, el sistema también incluía un modo de ''lectura/escritura de ráfaga larga'' que permitía transferencias continuas de hasta 4{{esd}}[[Kilobyte|kB]] de datos (el tamaño de página fundamental en máquinas SGI basadas en R3000); El uso de este modo aumentó drásticamente el rendimiento a 132{{esd}}MB/s (32{{esd}}bits por ciclo*33{{esd}}MHz). GIO también incluyó una interrupción "en tiempo real" que permite a los dispositivos interrumpir estas transferencias largas si es necesario. El arbitraje de bus fue controlado por el '''Controlador de interfaz''' del '''procesador''' ('''PIC''') en los sistemas originales [[SGI Indigo]] basados en R3000. 

Físicamente, GIO usó un conector de 96{{esd}}pines y tarjetas bastante pequeñas (alrededor de 16.3{{esd}}cm de largo por 8.5{{esd}}cm de ancho). En la serie Indigo, las tarjetas se alinean verticalmente una sobre otra dentro de la carcasa, en oposición a la disposición más común donde las tarjetas se encuentran en ángulo recto con la [[placa base]]. Esto condujo a un diseño de caja "alto y delgado". Dado que las tarjetas estaban "encima" una de la otra en línea, fue posible construir una tarjeta que se conectara a ambos conectores en la placa base de la computadora, ofreciendo así más espacio. 

== GIO64 ==
Más tarde, GIO se expandió a una forma de 64{{esd}}bits, '''GIO64''', cambiando retroactivamente el nombre de la versión anterior '''GIO32'''. El direccionamiento permaneció en 32{{esd}}bits, pero ahora permitía tanto el direccionamiento big-endian como el little-endian como lo indica un nuevo pin de control, mientras que GIO32 solo era compatible con las direcciones big-endian de estilo SGI. Los datos ahora se pueden transferir a 64{{esd}}bits a la vez, duplicando así la velocidad. GIO64 también podría ejecutarse más rápido que GIO32, hasta 40{{esd}}MHz, que proporciona un rendimiento de transmisión máximo de 320{{esd}}MB/s. Los tamaños de página también se ajustaron para permitir el cambio de las [[Unidad central de procesamiento|CPU]], comenzando en 4{{esd}}kB para máquinas basadas en R3000 y hasta 16{{esd}}MB para las basadas en R4400. 

Físicamente, el bus GIO64 usó tarjetas mucho más grandes que generalmente eran similares en tamaño y diseño a las tarjetas [[Extended Industry Standard Architecture|EISA]], una elección deliberada que facilitó el desarrollo y permitió que SGI coloque ranuras EISA en las mismas máquinas. Específicamente, el conector externo (la brida metálica) era idéntico a EISA, pero la forma de la placa en sí era ligeramente diferente. 

Se especificaron dos versiones de GIO64. El sistema "no canalizado" funcionaba de manera similar a GIO32, y las transferencias se configuraban directamente en el bus. El nuevo sistema "canalizado" era el que usaban las tarjetas reales, y como su nombre lo indica, el sistema configuró transferencias en una operación de varios pasos que fue decodificada en el canal interno del controlador. Internamente, el bus no canalizado transfiere datos entre las diversas partes de la computadora, incluidas las tarjetas GIO, los dispositivos EISA, [[Small Computer System Interface|SCSI]], etc. Las tarjetas GIO utilizaron el controlador canalizado para arbitrar y controlar el reloj, y los datos alimentaron la [[Memoria (informática)|memoria principal]] a través del lado interno no canalizado. 

== GIO32-bis ==
Un tercer estándar, '''GIO32-bis''', utilizaba las señales y la sincronización de GIO64, pero con los conectores de 32{{esd}}bits de GIO32. Las tarjetas GIO32-bis diseñadas correctamente se podrían usar en las ranuras GIO64, GIO32 o GIO32-bis, diferenciando las dos últimas al mirar un pin atado a tierra en el GIO32 original y atado "alto" en GIO32-bis. Para las tarjetas de bajo rendimiento, GIO32-bis permitía utilizar un solo dispositivo en cualquier máquina compatible con GIO, sin importar la generación. 

== Referencias ==

* [https://web.archive.org/web/20050515101146/http://honk.physik.uni-konstanz.de/~agx/doc/Indy/gio64.pdf GIO BUS SPECIFICATION versión 1.1] : antes de la definición final, los detalles físicos del GIO64 aún no estaban definidos. 
* [http://www.futuretech.blinkenlights.nl/i2sec3.html Informe técnico Indigo2 y POWER Indigo2] {{Wayback|url=http://www.futuretech.blinkenlights.nl/i2sec3.html |date=20060216193637 }} : detalla la forma en que GIO64 se conecta a placas GIO externas, EISA y otros dispositivos.

== Véase también ==

* [[XIO]], otro bus desarrollado por SGI 
* [[Extended Industry Standard Architecture|Arquitectura estándar de la industria extendida]] (EISA) 
* [[Micro Channel Architecture|Arquitectura de Micro Canal]] (MCA) 
* [[VESA Local Bus|Bus Local VESA]] (VESA) 
* [[Peripheral Component Interconnect|Interconexión de componentes periféricos]] (PCI) 
* [[NuBus]] 
* [[SBus]]

{{Control de autoridades}}
[[Categoría:Buses]]
[[Categoría:Hardware de Silicon Graphics]]
[[Categoría:Wikipedia:Páginas con traducciones sin revisar]]